Xilinx AccelDSP V9.1 數位訊號處理器開發 英文版

Xilinx AccelDSP V9.1 數位訊號處理器開發 英文版

貨  號:cad06887

種  類:

影片年份:2019

演  員: act |

瀏覽次數:1343

銷售價:NT$150

備註


Xilinx AccelDSP V9.1 數位訊號處理器開發 英文版
Xilinx AccelDSP V9.1 數位訊號處理器開發 英文版 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
HoneRiSO Rip 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Xilinx AccelDSP V9.1 
語系版本: 英文版 
光碟片數: 單片裝 
保護種類: 授權檔 
破解說明: 見最底下 
系統支援: Windows XP 
硬體需求: http://www.acdsee.com/products/photoeditor/requirements 
軟體類型: 數位訊號處理器開發 
更新日期: 2007.03.28 
軟體發行: Xilinx(Z.WT) 
官方網站: http://www.xilinx.com/ise/dsp_design_prod/acceldsp/index.htm 
中文網站: 無 
軟體簡介: (以官方網站為準) 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
AccelDSP 綜合工具是以 Matlab 軟體為基礎語言的工具 ,用於針對 Xilinx FPGA 
設計的DSP塊。 工具可自動地進行浮點、定點轉換,產生可綜合的VHDL或 Verilog 
,並製作用於驗證的測試平台。 您還可以產生定點 C++ 模型或由 MATLAB 算法得 
到 System Generator 塊。 AccelDSP 綜合工具是 Xilinx XtremeDSP 解決方案的 
關鍵組成,整合了先進的 FPGA、設計工具、IP 核、合作夥伴以及設計與教育訓練 
服務等。 
 
新的 AccelDSP綜合工具首次在單解決方案中囊括了多種設計工具,包括AccelChip 
DSP 算法綜合工具 、可自動將定點 MATLAB 轉換為 C++ 從而加速驗證性能的 M2C 
加速器、用於自動選擇基於系統參數算法 IP 的IP-Explorer 技術、可直接連結到 
DSP 工具 System Generator 的到 System Generator 選項的輸出及AccelWare 構 
模型建製塊 IP 工具套件。 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
 
站長安裝測試環境與安裝說明: 
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
‧測試環境 Windows XP Service Pack 2 繁體中文版、P4-2.8G 中央處理器 
  、512Mb 記憶體、NTSF 格式 80.0Gb 硬碟。 
 
‧見光碟 "安裝說明.txt" 中文說明 
 

-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=